日本企业Rapidus 2nm工艺逻辑密度达国际先进水平

日本企业Rapidus正在积极推进其2nm工艺技术的研发，近期首次公开了该工艺节点的逻辑密度数据。根据相关报道，其2HP工艺节点的逻辑密度达到了237.31百万晶体管/平方毫米（MTr/mm²），与领先厂商的下一代2nm工艺水平相当。

资料显示，Rapidus所公布的2HP工艺逻辑密度略高于另一厂商同级别工艺的236.17 MTr/mm²。这一数据表明，Rapidus在逻辑密度方面已达到国际先进水平，甚至在部分指标上具备一定优势。

从横向对比来看，另一家国际半导体企业的18A工艺逻辑密度为184.21 MTr/mm²，明显低于Rapidus和前述厂商的2nm工艺水平。

据悉，Rapidus在2HP工艺中采用了高密度（HD）单元库设计，其单元高度为138单位，基于G45间距。这种设计结构有助于实现更高的逻辑集成度。与此同时，该企业还应用了单片前端处理技术，这使其能够针对有限的生产规模进行灵活调整，并将工艺改进成果有效应用于最终产品。

目前，Rapidus计划于2026年第一季度向客户提供其2nm工艺的设计套件，为后续产品开发提供技术支持。值得注意的是，另一厂商当前的先进工艺更侧重于性能与能效的平衡，因此在密度指标上并未作为首要追求目标，且该工艺主要面向其内部产品应用。