科学家实现沉积工艺突破，成功开发 120 层高密度 3D DRAM 结构

8 月 26 日消息，众所周知，现在 NAND 闪存普遍采用 3D 堆叠结构。短短十年内，3D NAND 层数就从 2014 年的 24 层增加到了 SK 海力士的 321 层（2024 年 11 月宣布量产），而我国的长江存储第五代 3D TLC NAND 闪存据传也达到了 294 层之高。

大容量 SSD 的普及，3D NAND 架构功不可没。那么，DRAM 内存技术是否也能借助这种方式实现大规模突破呢？

比利时微电子研究中心（imec）与根特大学宣布，其科研人员成功在 300mm 晶圆上构建出了 120 层交替的硅与硅锗（SiGe）结构，为高密度三维 DRAM 的开发奠定了技术基础。

查询获悉，相关成果已于 8 月 4 日发表在 AIP 美国物理联合会期刊上（https://doi.org/10.1063/5.0260979）。

研究显示，其每一组叠层由约 65nm 的硅层与 10nm 的硅锗层（含 20% 锗）组成，以此重复 120 次，于是成功构建出了上述结构。

实验结果表明，晶圆内部保持了完全应变状态，这是保证器件良率的关键；大部分错配位错集中在晶圆边缘处，由倒角效应帮助释放。

研究团队选择 20% 锗含量的硅锗材料，以便后续进行选择性刻蚀，从而形成所需通道。结果显示，在量产级晶圆上构建超过 100 个双层结构是可行的，为提升存储密度提供了可能。

为实现这一目标，团队对工艺进行了优化，以保持界面清晰、降低层间混合，同时兼顾产率。他们使用 ASM Intrepid 设备进行减压化学气相沉积（CVD），在约 675℃ 下用硅烷沉积硅，用二氯硅烷与锗烷沉积硅锗。二次离子质谱分析表明，即使延长沉积时间，相邻层间的硅与硅锗依然保持良好分界，几乎没有明显混合。

在缺陷控制方面，团队利用高分辨率 X 射线衍射与截面透射电镜确认，晶圆内部的超晶格保持完全应变状态，未发现穿透位错。尽管总硅锗厚度约 1.2 微米，已远超单层的临界厚度，但通过多层设计与洁净生长工艺，结构依旧保持稳定。

研究指出，应变主要在晶圆边缘区域释放，原因是倒角效应；未来可通过降低锗含量或引入少量碳来减少晶格失配。此外，研究团队在必要时在晶圆背面加压缩氮化物层，以抵消翘曲。

沉积均匀性是研究中的另一重点。论文显示，厚堆叠结构中层厚波动主要源于反应器石英管上的沉积物影响温度分布。通过采用带有主动温控的新型设备，这一漂移现象得到缓解，显著改善了层间一致性和横向均匀性。

对比结果显示，优化的单层沉积厚度差异约为 1.3% 以下，而极厚的帽层结构则上升到约 1.8%，边缘最为敏感。界面厚度在数纳米级，底部界面约 2.6–2.9nm，上层过渡更为锐利，与显著减少的扩散相符。X 射线测试进一步确认了垂直方向上的超晶格保持一致性与应变状态。

这项成果表明，在量产工艺条件下实现超过百层的硅 / 硅锗叠层是可行的，至少为高密度 3D DRAM 的未来发展提供了实验依据。