Marvell 推出全球首个 2nm 64Gbps 双向芯粒 D2D 互连接口：带宽密度超 UCIe 三倍，常规功耗降低 75%
8 月 27 日消息，美满电子（Marvell）宣布推出业界首个 2nm 制程 64 Gbps 双向芯粒互连（D2D）接口 IP，旨在帮助芯片设计人员在提升新一代 XPU 带宽和性能的同时降低功耗和芯片面积。
据介绍，该技术通过单线实现 32 Gbps 的双向同时通信，并同步提供 2nm 与 3nm 工艺版本。
技术特性
带宽密度：超 30 Tbps/mm，达 UCIe 标准同速方案的 3 倍以上
面积优化：最小深度配置下，计算芯粒面积需求可降低至传统方案的 15%。
功耗优化：采用自适应功耗管理技术，可根据数据中心突发流量自动调节设备活动，接口功耗在常规负载下可降低 75%，高峰流量期间可降低 42%。
可靠性增强：支持冗余通道与自动修复，减少比特错误率，提高良率。
除 D2D 物理层技术外，Marvell 还提供包括应用桥、链路层与物理互连在内的完整解决方案栈，以缩短客户新一代 XPU 的上市周期。
查询发现，Marvell 最早在 2024 年 3 月宣布推出 2nm 平台；2025 年 3 月展示了可运行的 2nm 芯片成果，随后又发布了 2nm 定制 SRAM 技术。本次推出的 2nm 与 3nm 节点下的 64Gbps D2D 接口，延续了这一技术发展路径。
根据 Marvell 的定制化战略，公司通过系统与半导体设计、先进工艺制造以及涵盖 SerDes、2D / 3D 芯粒互连、硅光子、定制 HBM、SoC 互连结构、光学 I/O 与 PCIe Gen7 接口在内的完整半导体平台解决方案。
相关阅读：
《Marvell 展示首款 2nm IP 验证芯片：基于台积电 N2，支持 AI XPU、交换机开发》
